Year: 2013
6/13 - 14 [elc]   平成25年度 第1回領域会議
Place : 京都大学本部キャンパス (部屋は詳細を参照してください)
2013年度第1回 ELC領域会議


日時:6月13日9:00~6月14日11:20
場所 : 京都大学本部キャンパス
    6月13日午前: 総合研究4号館 1階 共通2
    6月13日午後: 総合研究8号館 3階  Sホール 
    6月14日:   総合研究7号館 1階 情報2講義室

プログラム

6月13日 午前 (場所:総合研究4号館 1階 共通2)

 9:00~9:30  領域の方向性:渡辺領域代表、事務局連絡
 9:30~9:45  A01班
 9:45~10:00 A02班
10:00~10:15 A03班

10:15~10:30 休憩

10:30~10:45 B01班
10:45~11:00 B02班
11:00~11:15 B03班
11:15~11:30 C01班
11:30~11:45 C02班
11:45~12:00 C03班

  昼休み

6月13日 午後 (場所:総合研究8号館 3階  Sホール) 

13:00~13:15 公募研究班 Skip Jordan (北海道大学)
13:15~13:30 公募研究班 宇野 裕之 (大阪府立大学)
13:30~13:45 公募研究班 安永 憲司 (金沢大学)
13:45~14:00 公募研究班 泉 泰介 (名古屋工業大学)
14:00~14:15 公募研究班 塩浦 昭義 (東北大学)

14:15~14:30 休憩

14:30~14:45 公募研究班 森山 園子 (東北大学)
14:45~15:00 公募研究班 山中 克久 (岩手大学) 
15:00~15:15 公募研究班 伊藤 健洋 (東北大学)
15:15~15:30 公募研究班 永田 賢二 (東京大学)

15:30~16:00 休憩&ポスターセッションの準備

16:00~18:00 ポスターセッション

(注:17:00より総合研究8号館 3階 Nホールにて総括班会議を開催)

懇親会
 時間 19:00~
 場所: 百万遍 しゃらく
   http://r.gnavi.co.jp/k614100/map/


6月14日(場所:総合研究7号館 1階 情報2講義室)

 9:00~ 9:40 講演: 脊戸 和寿 (電気通信大学) 
 9:40~ 9:50 休憩 
 9:50~10:30 講演: 上野 賢哉 (京都大学)
10:30~10:40 休憩 
10:40~11:20 講演: 内澤 啓(山形大学)


脊戸 和寿 (電気通信大学)
タイトル: Circuit Satisfiability

アブストラクト: Circuit Satisfiability (CktSAT)とは与えられた論理
回路の出力が1になる入力割当が存在するかどうかを判定する問題である.これは
有名なNP完全問題の1つであり,入力変数の多項式時間では解けそうにない.
それどころか,一般の多項式サイズの回路が与えられるとその充足可能性判定には,
2^n時間必要であると思われている.2010年,Ryan WilliamsはCktSATが2^n
よりも超多項式的に高速にとけるなら,NEXPが多項式サイズの回路をもたないことを
示した.(NEXP not in P/poly) さらに,ある特定の回路クラスCに制限した
CktSAT (C-SAT)が同じように高速にとけるなら,NEXPが多項式サイズのクラスCの
回路をもたないことも示している.(NEXP not in C) これ以降,CktSATに対する
研究は加速し,様々なC-SATに対するアルゴリズムが開発された.現時点でCktSATの
アルゴリズムの開発によって計算量クラスの分離に成功したのは,Ryan Williamsの
NEXP not in ACC0のみであるが,多くのC-SATの結果に付随して,Average
Case HardnessやCorrelation Boundが示されている.これは一種の計算限界を
示すものである.本発表では,一連のCktSATの結果を紹介し,今後の展開について述べる.


上野 賢哉 (京都大学)
タイトル: 非平衡な再帰関数の計算限界

アブストラクト:再帰的に定義された論理関数に対して,論理式サイズ下界を証明する
方法として量子敵対者法を説明し,再帰が非平衡な場合への適用を考えるとともに,
下界証明に対する一般的な証明限界について議論する.


内澤 啓 (山形大学)
タイトル: 論理回路の出力パターン数とその応用

アブストラクト:論理回路とは,AND素子やOR素子などの論理素子を基本素子とする
組合せ回路である.入力が与えられた時に論理回路が行う計算は,回路を構成する
各素子の出力値の組合せ,即ち,出力パターンとして表現できる.ここで,ある回路に
現れる出力パターンの種類の総数を,その回路の出力パターン数と呼ぶ.本講演で
は,この回路の出力パターン数を解析することによって得られる論理回路の下界や,
その他の応用について述べる.

horiyama@al.ics.saitama-u.ac.jp